Vòng cạnh sic

Vòng cạnh Semicorex sic, được sản xuất thông qua Silicon cacbua lắng đọng hơi hóa học (CVD) (SIC), đại diện cho một khía cạnh quan trọng của chế tạo chất bán dẫn, đặc biệt đóng vai trò quan trọng trong quá trình chế tạo trong buồng khắc plasma. Vòng cạnh được đặt xung quanh mép ngoài của mâm cặp tĩnh điện (ESC) trong quá trình khắc plasma và có cả mối quan hệ thẩm mỹ và chức năng với quá trình wafer.

Trong sản xuất mạch tích hợp bán dẫn (IC), phân phối huyết tương đồng đều là rất quan trọng nhưng các khiếm khuyết cạnh wafer là rất quan trọng để duy trì năng suất cao trong quá trình sản xuất các phương pháp IB và IBF, ngoài hiệu suất điện đáng tin cậy của các IC khác. Vòng cạnh SIC rất quan trọng trong việc quản lý cả độ tin cậy của plasma ở cạnh wafer trong khi ổn định các luồng ranh giới wafer trong buồng mà không đánh đồng hai biến là các biến cạnh tranh.

Trong khi quá trình khắc plasma này được thực hiện trên các tấm wafer, các tấm wafer sẽ được tiếp xúc với bắn phá từ các ion năng lượng cao, với các khí phản ứng góp phần chuyển các mẫu một cách đặc biệt. Điều kiện này tạo ra các quy trình mật độ năng lượng cao có thể tác động tiêu cực đến tính đồng nhất và chất lượng cạnh wafer nếu chúng không được quản lý chính xác. Vòng cạnh có thể được tiếp xúc với bối cảnh của quá trình xử lý wafer và khi máy phát plasma điện khí bắt đầu để lộ các tấm wafer, vòng cạnh sẽ hấp thụ và phân phối lại năng lượng ở cạnh buồng và mở rộng hiệu quả hiệu quả của điện trường từ máy phát điện đến cạnh của ESC. Cách tiếp cận ổn định này được sử dụng theo nhiều cách khác nhau, bao gồm giảm lượng rò rỉ plasma và biến dạng gần rìa của ranh giới wafer có thể dẫn đến sự cố đốt của cạnh.

Bằng cách thúc đẩy môi trường plasma cân bằng, vòng cạnh SIC giúp giảm hiệu ứng tải vi mô, ngăn chặn quá trình khắc trên ngoại vi wafer và kéo dài tuổi thọ của cả hai thành phần wafer và buồng. Điều này cho phép độ lặp lại quá trình cao hơn, giảm độ khiếm khuyết và các số liệu khóa đồng tính đồng tính tốt hơn trong sản xuất chất bán dẫn có khối lượng lớn.

Sự không liên tục được kết hợp với nhau, làm cho tối ưu hóa quá trình ở rìa của wafer trở nên khó khăn hơn. Ví dụ, sự không liên tục về điện có thể gây ra sự biến dạng của hình thái vỏ bọc, khiến góc của các ion sự cố thay đổi, do đó ảnh hưởng đến tính đồng nhất khắc; Trường nhiệt độ không đồng nhất có thể ảnh hưởng đến tốc độ phản ứng hóa học, khiến tốc độ khắc cạnh bị lệch so với khu vực trung tâm. Để đối phó với các thách thức trên, các cải tiến thường được thực hiện từ hai khía cạnh: tối ưu hóa thiết kế thiết bị và điều chỉnh tham số quy trình.

Vòng lấy nét là một thành phần chính để cải thiện tính đồng nhất của việc khắc cạnh wafer. Nó được lắp đặt xung quanh rìa của wafer để mở rộng khu vực phân phối plasma và tối ưu hóa hình thái vỏ bọc. Trong trường hợp không có vòng lấy nét, chênh lệch chiều cao giữa cạnh wafer và điện cực làm cho vỏ bọc uốn cong, khiến các ion đi vào vùng khắc ở một góc không đồng nhất.

Các chức năng của vòng lấy nét bao gồm:

• Đổ đầy chênh lệch chiều cao giữa cạnh wafer và điện cực, làm cho vỏ bọc phẳng hơn, đảm bảo rằng các ion bắn phá bề mặt wafer theo chiều dọc và tránh bị biến dạng khắc.

• Cải thiện tính đồng nhất khắc và giảm các vấn đề như khắc cạnh quá mức hoặc cấu hình khắc nghiêng.

Lợi thế vật chất

Việc sử dụng CVD SIC làm vật liệu cơ bản cung cấp một số lợi thế so với các vật liệu gốm hoặc phủ truyền thống. CVD SIC trơ hóa học, ổn định nhiệt và kháng xói mòn huyết tương cao, ngay cả trong các hóa chất flo và clo tích cực. Sức mạnh cơ học tuyệt vời và độ ổn định kích thước của nó đảm bảo tuổi thọ dài và thế hệ hạt thấp trong điều kiện đạp xe nhiệt độ cao.

Hơn nữa, cấu trúc vi mô cực kỳ và dày đặc của CVD SIC làm giảm nguy cơ ô nhiễm, khiến nó trở nên lý tưởng cho môi trường xử lý cực kỳ sạch sẽ, nơi ngay cả các tạp chất theo dõi có thể ảnh hưởng đến năng suất. Khả năng tương thích của nó với các nền tảng ESC hiện có và hình học buồng tùy chỉnh cho phép tích hợp liền mạch với các công cụ khắc 200mm và 300mm nâng cao.