Công nghệ khắc chọn lọc SiGe và Si

Gate-All-Around FET (GAAFET), là kiến ​​trúc bóng bán dẫn thế hệ tiếp theo sẵn sàng thay thế FinFET, đã thu hút được sự chú ý đáng kể nhờ khả năng cung cấp khả năng kiểm soát tĩnh điện vượt trội và nâng cao hiệu suất ở kích thước nhỏ hơn. Một bước quan trọng trong việc chế tạo GAAFET loại n liên quan đến tính chọn lọc caokhắccủa các ngăn xếp SiGe:Si trước khi lắng đọng các miếng đệm bên trong, tạo ra các tấm nano silicon và các kênh giải phóng.

Bài viết này đi sâu vào việc chọn lọccông nghệ khắctham gia vào quá trình này và giới thiệu hai phương pháp ăn mòn mới—ăn mòn không có plasma trong khí oxy hóa cao và ăn mòn lớp nguyên tử (ALE)—đưa ra các giải pháp mới để đạt được độ chính xác và độ chọn lọc cao trong ăn mòn SiGe.

Các lớp siêu mạng SiGe trong cấu trúc GAA

Trong thiết kế GAAFET, để nâng cao hiệu suất của thiết bị, các lớp Si và SiGe xen kẽ nhau đượcđược nuôi cấy epitaxy trên đế silicon, tạo thành một cấu trúc đa lớp được gọi là siêu mạng. Các lớp SiGe này không chỉ điều chỉnh nồng độ chất mang mà còn cải thiện độ linh động của điện tử bằng cách tạo ra ứng suất. Tuy nhiên, trong các bước quy trình tiếp theo, các lớp SiGe này cần được loại bỏ một cách chính xác trong khi vẫn giữ lại các lớp silicon, đòi hỏi công nghệ khắc có tính chọn lọc cao.

Phương pháp khắc chọn lọc SiGe

Khắc không có khí oxy hóa cao

Lựa chọn khí ClF3: Phương pháp ăn mòn này sử dụng các loại khí có tính oxy hóa cao với độ chọn lọc cực cao, chẳng hạn như ClF3, đạt tỷ lệ chọn lọc SiGe:Si là 1000-5000. Nó có thể được hoàn thành ở nhiệt độ phòng mà không gây hư hỏng plasma.

Hiệu suất ở nhiệt độ thấp: Nhiệt độ tối ưu là khoảng 30°C, thực hiện quá trình ăn mòn có tính chọn lọc cao trong điều kiện nhiệt độ thấp, tránh tăng thêm lượng nhiệt, điều này rất quan trọng để duy trì hiệu suất của thiết bị.

Môi trường khô ráo: Toàn bộquá trình khắcđược tiến hành trong điều kiện khô ráo hoàn toàn, loại bỏ nguy cơ bám dính kết cấu.

Khắc lớp nguyên tử (ALE)

Đặc điểm tự giới hạn: ALE là chu kỳ hai bướccông nghệ khắc, trong đó bề mặt của vật liệu cần khắc được sửa đổi lần đầu tiên, sau đó lớp sửa đổi sẽ được loại bỏ mà không ảnh hưởng đến các phần chưa được sửa đổi. Mỗi bước đều tự giới hạn, đảm bảo độ chính xác đến mức chỉ loại bỏ một vài lớp nguyên tử mỗi lần.

Khắc axit theo chu kỳ: Hai bước nói trên được thực hiện lặp đi lặp lại cho đến khi đạt được độ sâu khắc mong muốn. Quá trình này cho phép ALE đạt đượckhắc chính xác cấp độ nguyên tửtrong các hốc có kích thước nhỏ trên các bức tường bên trong.

Chúng tôi ở Semicorex chuyên vềGiải pháp than chì phủ SiC/TaCáp dụng trong Quy trình khắc trong sản xuất chất bán dẫn, nếu bạn có bất kỳ thắc mắc hoặc cần thêm chi tiết, vui lòng liên hệ với chúng tôi.

Điện thoại liên hệ: +86-13567891907

Email: sales@semicorex.com