Quá trình ủ có vai trò gì?

Trong chế tạo wafer, xử lý ủ là một bước xử lý không thể thiếu. Ủ về cơ bản là một quá trình xử lý nhiệt có kiểm soát, bao gồm làm nóng các tấm silicon đến nhiệt độ cụ thể (thường là từ 600°C đến 1200°C), giữ chúng trong một thời gian nhất định và làm nguội chúng ở tốc độ thích hợp. Nó không làm thay đổi hình dạng vĩ mô của tấm bán dẫn nhưng sửa chữa và tối ưu hóa các cấu trúc vi mô bên trong của chúng.

Chức năng ủ

Bằng cách điều chỉnh chính xác các cấu hình làm nóng và làm mát, quá trình ủ có thể kích hoạt các nguyên tử tạp chất, sửa chữa hư hỏng mạng tinh thể, giảm căng thẳng bên trong và cải thiện độ tin cậy về điện của tấm bán dẫn. Những cải tiến hiệu suất quan trọng này tạo nền tảng vững chắc cho quá trình xử lý tấm bán dẫn tiếp theo, đóng vai trò là điều kiện tiên quyết cốt lõi để đảm bảo hoạt động ổn định lâu dài của các thiết bị bán dẫn sử dụng cuối trong các tình huống tích hợp cao và công suất cao.

1. Kích hoạt nguyên tử Dopant

Trong quá trình cấy ion, các nguyên tử tạp chất năng lượng cao (ví dụ: boron, phốt pho, asen) được đưa vào mạng silicon giống như những viên đạn. Hầu hết các nguyên tử bị mắc kẹt trong các vị trí xen kẽ hoặc các vị trí ngẫu nhiên ở trạng thái không hoạt động về mặt điện - không thể cung cấp các electron hoặc lỗ trống tự do, và do đó không thể thay đổi độ dẫn điện của silicon. Quá trình ủ cung cấp đủ năng lượng nhiệt để cho phép các nguyên tử kẽ này di chuyển, chiếm giữ các vị trí mạng trống được tạo ra do hư hỏng cấy ghép và tích hợp vào mạng tinh thể. Quá trình này được gọi là kích hoạt thay thế. Chỉ các chất kích thích được kích hoạt mới đóng góp các hạt mang điện tự do để hình thành các mối nối PN hoặc các kênh dẫn điện. Nếu không ủ, các tạp chất được cấy vào chỉ tồn tại vật lý bên trong silicon với tác động không đáng kể đến hiệu suất điện.

2. Sửa chữa hư hỏng lưới

Việc cấy ion năng lượng cao sẽ dịch chuyển các nguyên tử silicon khỏi các vị trí mạng tinh thể, tạo ra nhiều chỗ trống, kẽ hở và thậm chí là một lớp vô định hình dày vài đến hàng chục nanomet trên bề mặt wafer. Các mạng khiếm khuyết như vậy có độ linh động sóng mang thấp và dòng điện rò rỉ nghiêm trọng. Trong quá trình ủ, năng lượng nhiệt gây ra sự rung động, khuếch tán và sắp xếp lại các nguyên tử silicon. Các vùng vô định hình kết tinh lại thông qua epit Wax pha rắn để khôi phục các cấu trúc đơn tinh thể gần như hoàn hảo, tương tự như việc tái tạo bề mặt một con đường có miệng núi lửa để khôi phục độ bằng phẳng và tính toàn vẹn của cấu trúc.

3. Giảm căng thẳng bên trong

Ứng suất nhiệt và cơ học tích tụ trong các tấm silicon trong quá trình oxy hóa ở nhiệt độ cao, lắng đọng màng mỏng và chu kỳ nhiệt độ nhanh. Căng thẳng không được giảm bớt sẽ gây ra hiện tượng cong của tấm bán dẫn, đường trượt, lấy nét in thạch bản không thành công hoặc thậm chí làm gãy thiết bị. Thông qua các cấu hình nhiệt độ được thiết kế tốt, quá trình ủ sẽ làm thư giãn các nguyên tử mạng để giải phóng ứng suất dư một cách đồng đều.

4. Cải thiện độ tin cậy về điện Một số bước sản xuất nhất định đưa vào các tạp chất ở mức độ sâu như kim loại nặng (sắt, đồng), hình thành các trung tâm tái hợp trong vùng cấm, làm giảm đáng kể tuổi thọ của hạt tải điện thiểu số và tăng dòng rò. Quá trình ủ ở nhiệt độ cao khiến các tạp chất này khuếch tán vào bên trong và bị giữ lại bởi các lớp thu hồi bề mặt, làm sạch các vùng hoạt động. Bước này đặc biệt quan trọng đối với các thiết bị nhạy cảm với rò rỉ như pin mặt trời và máy dò.

Số điện thoại liên hệ +86-13567891907

Email: sales@semicorex.com