Quá trình của SiC epiticular là gì?

Trong lĩnh vực điện áp cao, đặc biệt đối với các thiết bị điện áp cao trên 20.000V,SiC epiticularcông nghệ vẫn phải đối mặt với một số thách thức. Một trong những khó khăn chính là đạt được độ đồng nhất, độ dày và nồng độ pha tạp cao trong lớp epiticular. Để chế tạo các thiết bị điện áp cao như vậy, cần có một tấm wafer epiticular silic cacbua dày 200um với độ đồng đều và nồng độ tuyệt vời.

 

Tuy nhiên, khi sản xuất màng SiC dày cho các thiết bị điện áp cao, có thể xảy ra nhiều khuyết tật, đặc biệt là khuyết tật tam giác. Những khiếm khuyết này có thể có tác động tiêu cực đến việc chuẩn bị các thiết bị dòng điện cao. Đặc biệt, khi sử dụng chip có diện tích lớn để tạo ra dòng điện cao, thời gian tồn tại của các hạt tải điện thiểu số (chẳng hạn như điện tử hoặc lỗ trống) sẽ giảm đi đáng kể. Việc giảm tuổi thọ sóng mang này có thể gây khó khăn cho việc đạt được dòng điện thuận mong muốn trong các thiết bị lưỡng cực, thường được sử dụng trong các ứng dụng điện áp cao. Để có được dòng điện thuận mong muốn trong các thiết bị này, thời gian tồn tại của sóng mang thiểu số cần ít nhất là 5 micro giây hoặc lâu hơn. Tuy nhiên, tham số thời gian sống của sóng mang thiểu số điển hình choSiC epiticulartấm wafer là khoảng 1 đến 2 micro giây.

 

Do đó, mặc dù cácSiC epiticularquá trình đã trưởng thành và có thể đáp ứng các yêu cầu của các ứng dụng điện áp thấp và trung bình, cần có những tiến bộ và phương pháp xử lý kỹ thuật hơn nữa để vượt qua những thách thức trong các ứng dụng điện áp cao. Những cải tiến về tính đồng nhất của độ dày và nồng độ pha tạp, giảm các khuyết tật hình tam giác và nâng cao tuổi thọ của sóng mang thiểu số là những lĩnh vực cần được chú ý và phát triển để cho phép triển khai thành công công nghệ epitaxy SiC trong các thiết bị điện áp cao.